学び直し14日目：3章　順序回路⑤（3章完了）

記録 PC RAM RAM512 RAM4K RAM16K 今日の筋トレ記録手間取ったけど、全部書けた。やっと次の章に行ける！ PC の実装。API の If 文の優先順位に従って処理が実施されるようにすればよい。つまり、「reset > load > inc > 現状維持」の優先度。「reset Or l…

2020-01-29

学び直し13日目：3章　順序回路④

記録 RAM8 RAM64 今日の筋トレ記録 RAM8, RAM64 を書いた。入力を load、sel を address とした Dmux で load 先を選んであげたらよい。入力は全部のレジスタにつなげておく。下位のメモリができれば、あとは再帰的に組んでいけばよい。Ram64 の場合、addr…

2020-01-28

学び直し12日目：3章　順序回路③

記録 Bit Register 今日の筋トレ記録 DFF を使って、Bit とレジスタの HDL を実装した。ちょっと頭がはたらかないので、メモリ以降は明日やる。 Bit Mux 使ってフィードバックループを作ればよい。 load が1のとき in を読み込む。0のときは out の値を維持…

2020-01-26

学び直し11日目：3章　順序回路②

記録今日の筋トレ記録 DFF、レジスタ、メモリ、カウンタの仕様（= API）を確認。目新しいことはなかったかな。明日から実際に実装しよう。入力やloadでひとつ前のサイクルで準備された値が次のサイクルで出力されるという単純なしくみなのだけど、ゲート数…

2020-01-25

学び直し10日目：3章　順序回路①

記録組合せ回路と順序回路クロックフリップフロップレジスタメモリカウンタ今日の筋トレ記録順序回路に突入。とりあえず背景まで読んだ。組合せ回路と順序回路いままでやってきたゲートは組合せ回路というもので、入力に応じて出力が時間差なく追…

2020-01-22

学び直し九日目：2章　ブール算術⑤（2章完了）

記録 ALU の実装ハマった... 教訓今日の筋トレ記録 ALU の実装昨日の考え方であっていた。"ALUの" コード自体は合っていた。だが、ハマった。。 // This file is part of www.nand2tetris.org // and the book "The Elements of Computing Systems" // b…

2020-01-21

学び直し八日目：2章　ブール算術④

記録今日の筋トレ記録 ALU 実装中。ほぼ形はできたが、出力の仕方がよくわからない。こちらの方の記事を参考にさせてもらいつつ、明日完成かな。 blog.tojiru.net 今日の筋トレ今日は自宅Aメニューの日。フォーム重視。大胸筋への刺激を感じることができ…

2020-01-20

学び直し七日目：2章　ブール算術③

記録今日の筋トレ記録 ALU の実装を考えた。HDL は書けていないが、以下のゲートがあれば実装できそう。 Mux4way16 3個 Add16 1個 And16 1個 Or8way 2個 Or 1個（Or8way x 2 と合わせることで、Or16way となる） Not16 8個くらい実装はまた明日。今日の…

2020-01-19

学び直し六日目：2章　ブール算術②

記録半加算器全加算器加算器インクリメンタ今日の筋トレ記録半加算器、全加算器、加算器、インクリメンタ、ALU 仕様確認。半加算器、全加算器、加算器、インクリメンタの実装。半加算器真理値表を見たら、Xor と And で書ける。 // This file is p…

2020-01-18

学び直し五日目：2章　ブール算術①

記録仕事が急に架橋となり三日間離れてしまった。。。再開。記録論理ゲートから ALU を作る。 2の補数という概念が理解できた気がする。超絶画期的でおもしろいと思った。オーバーフローした桁を都合よく無視できるから成立する考えなんだろうな。負の数…

2020-01-14

学び直し四日目：1章　ブール理論⑤（1章完了）

記録 HDL書けたコード Not And Or Xor Mux Dmux 多ビットNot 多ビットAnd 多ビットOr 多ビットMux 他入力Or 他入力Mux(4way と 8way) 他入力DMux(4way と 8way) 記録 HDL書けた昨日に続き、Mux, DMux, 多ビットゲート数種類の HDL を書いた。一応コードを…